カテゴリ: 論文誌(論文単位)グループ名: 【D】産業応用部門発行日: 2021/02/01タイトル(英語): Experimental Implementation of Fault Tolerance Using Dynamic Partial Reconfiguration on Xilinx Zynq-7000 SoC著者名: 荻堂 盛也（豊橋技術科学大学 電気・電子情報工学専攻），市川 周一（豊橋技術科学大学 電気・電子情報工学専攻），藤枝 直輝（愛知工業大学工学部 電気学科），山田 親稔（国立高等専門学校機構 沖縄工業高等専門学校），宮城 桂（国立高等専門学校機構 沖縄工業高等専門学校）著者名(英語): Seiya Ogido (Department of Electrical and Electronic Information Engineering, Toyohashi University of Technology), Shuichi Ichikawa (Department of Electrical and Electronic Information Engineering, Toyohashi University of Technology), Naoki Fujieda (Faculキーワード: 動的部分再構成（DPR），FPGA，組み込みシステム，組み込みLinux_x000D_ Dynamic Partial Reconfiguration (DPR)，FPGA，embedded systems，embedded Linux要約(英語): In our previous paper, the authors proposed a fault tolerant system that adopts field programmable gate arrays (FPGA) with dynamic partial reconfiguration (DPR), based on autonomous control of reconfiguration. This study presents an experimental implementation of the proposed system that utilizes the DPR feature of Xilinx Zynq-7000 SoC. The control logic of DPR is implemented as a Linux software on the embedded ARM processor of Zynq-7000. DPR is invoked via PCAP, which is the dedicated interface for the embedded ARM processor. Four tiles (reconfigurable areas) are prepared and dynamically reconfigured to avoid the firm error of SRAM-type FPGAs. An experimental fault-tolerant system with triple redundancy and logic roving is implemented, and the measurement results of the reconfiguration time and data transfer time are presented.本誌: 電気学会論文誌D（産業応用部門誌） Vol.141 No.2 （2021） 特集：ドローンとロボット組み込み/サスティナブルシステム本誌掲載ページ: 93-99 p原稿種別: 論文／日本語電子版へのリンク: https://www.jstage.jst.go.jp/article/ieejias/141/2/141_93/_article/-char/ja/
